メモリ・アドレス・レジスタ

メモリ・アドレス・レジスタ（MAR）は、コンピュータの中央演算処理装置（CPU）にあるレジスタで、読み書きするメモリ位置のアドレスを保持する。メモリ・データ・レジスタ（MDR）と密接に関連しており、メモリから読み出したり、メモリに保存したりするデータを格納する。

フェッチ-実行サイクルでは、命令がRAMからCPUによって実行される。MARはメモリ上の命令のアドレスをCPUに提供する。CPUは特定のアドレスからの命令が必要であると信号を送り、MARはそのアドレスを提供します。そのアドレスはメモリ・バッファに送られ、該当する場合はメモリ管理ユニット（MMU）を経由します。そこからRAMコントローラに送られ、RAMコントローラがデータをCPUに提供する。

メモリに値を読み書きする場合、MARは再びメモリ・アドレスを提供する。次にMDRは、メモリに書き込まれるデータを保持する。MDRは同じフェッチ・サイクルで命令とデータの両方を含むことができる。

MARは、フォン・ノイマン・アーキテクチャの利点を生かすため、最新のマイクロプロセッサのほとんどに搭載されている。MARは通常、少数の記憶素子（ビット）とアクセス命令（加算、減算、選択、保存）で構成される。

MARは、現代のコンピューターシステムには欠かせないコンポーネントです。MARはメモリからデータをタイムリーに取り出す役割を担っているため、その設計はコンピュータシステムの性能にとって重要な要素です。フェッチ・サイクル間のレイテンシを減らし、命令の実行を高速化するため、最新のプロセッサー・アーキテクチャには複数のMARのほか、メモリー・データ・レジスタ（MDR）などの特殊なレジスタが含まれています。